TAG:摩尔定律
华为更新“韬定律”论文，算力之道“韬滔不绝”
华为更新“韬定律”v2论文，将后摩尔时代半导体演进规律从概念框架升级为可量化、可落地的完整技术体系。“韬定律”以电路时间常数τ为核心，提出“时间缩微”新范式，核心创新Logic Folding（逻辑折叠）通过齿比等概念实现单元级3D连续优化，在固定节点下带来55%晶体管密度提升和41%能效改善。论文详解麒麟2026芯片路线图（密度跃升至238MTr/mm²），并扩展至AI集群的Unified Bus、Hi-ONE、3D Folding协同方案，为后摩尔时代提供中国算力创新路径。
1 
0 
美国芯片学者解读华为“韬定律”：5年后或可实现等效1.4纳米技术，暴露先进芯片局限
华为在IEEE国际电路与系统研讨会上发布'韬定律'，预计到2031年实现等效1.4纳米制程的芯片密度，以应对摩尔定律的局限性。美国顶尖学者Andrew B. Kahng解读该定律，强调后摩尔时代需从系统价值、EDA设计和3D集成等多维度协同优化，而非仅靠晶体管缩小，为芯片产业指明新发展方向。
专访全球顶尖芯片学者IEEE会士Andrew B. Kahng：韬τ定律挑战传统半导体路线 差距小于外界想象
本文专访了全球顶尖芯片学者、IEEE会士Andrew B. Kahng，深入解读华为提出的“韬（τ）定律”。该定律被视为对传统摩尔定律的挑战，强调通过系统价值提升而非仅缩小晶体管尺寸来推动半导体发展。文章探讨了后摩尔时代的优化方向，包括全栈协同优化、3D集成和EDA技术的重要性，为行业未来提供了关键见解。
新工艺实现多层单晶硅电路的垂直集成
美国伊利诺伊大学研究团队开发出一种新工艺，在严格热预算限制下实现多层高性能单晶硅电路的垂直集成。该工艺采用超薄硅纳米薄膜低温转移和‘无结’晶体管设计，解决了传统制造中高温破坏下层电路的问题，成功制造出三层堆叠电路，良率高达98%，性能与标准硅器件相当。这项突破为延续摩尔定律和芯片三维集成提供了创新方向。
华为提出新定律，改变智驾芯片赛道
华为在ISCAS 2026上提出“τ定律”，挑战摩尔定律在智驾芯片领域的局限性，转向以时间延迟优化为核心。该定律通过四层框架压缩数据传输瓶颈，并设定了智驾芯片年迭代1.5倍的明确目标。结合逻辑折叠等技术，τ定律旨在提升系统整体效率，加速智能驾驶技术发展，重塑芯片竞争格局。
华为韬定律解读：芯片新周期趋势分析
本文解读华为提出的‘韬（τ）定律’，作为后摩尔时代芯片技术的新方向。该定律将焦点从传统的几何空间缩微转向时间缩微，通过逻辑折叠等技术缩短信号传输时间，以突破摩尔定律的物理和经济极限。华为已基于此设计量产多款芯片，并预计到2031年实现高密度性能。文章探讨了韬定律是否真正的新定律，以及它如何打破‘唯制程论’，为半导体产业提供替代发展路径。
